【本文来自持牌证券机构，不代表平台观点，请独立判断和决策】
2026年9月4日，华为何庭波在ChinaXiv提交第二篇韬定律论文预印本，披露麒麟2026逻辑折叠芯片的性能、功耗及功率密度数据，回应三维堆叠的发烫质疑。韬路线的产业验证进一步深入，东北证券指出，这次的新论文展示出，低功耗设计与晶圆制造的协同价值值得重视。
三维堆叠把更多晶体管放进有限空间，功耗曾是韬路线落地的重要担忧。
华为此次披露的结果提供了新的观察：相较麒麟9030Pro，同等性能下，麒麟2026的NPU、GPU功耗分别下降66%、58%，CPU性能核在HNX测试中下降41%。
节电的关键在于，芯片不仅计算耗电，数据搬运同样耗电。逻辑折叠将部分横向长线变为垂直短连线，减少信号充放电开销；再利用更多并行单元，以更低频率、电压完成相同任务。
NPU维持29TOPS时，电压从0.85V降至0.55V，降压进一步放大节电收益。即便晶体管缩小受限，电路与架构创新同样能够推动能效进步，国产芯片由此获得新的演进空间。
低功耗并非堆叠的附赠品，而是软硬件协同设计的成果。如何分配并行资源、选择电压频率、避免上下层热点重叠，决定了芯片能否兼顾性能与温度。
与此同时，麒麟2026已实现1.5微米混合键合间距及约5000万个垂直互连，麒麟2027已有晶圆达到1微米、超过1亿个互连。
连接越密，跨层设计的自由度越高，对工艺模型、功耗分析、时序验证和热感知布局的要求也越高。韬路线向前推进，离不开晶圆厂与EDA厂商共同迭代。
①低功耗EDA：韬芯片的节电需要从设计源头实现，功耗分析、优化与验证的价值进一步凸显。
相关标的：中胤时尚[收购英诺达]、华大九天、概伦电子、广立微等；
②制造工艺变化：垂直逻辑折叠好比打地基、起高楼，混合键合负责扎钢筋、C-Molding负责灌水泥，CMP、TSV、模塑设备与材料成为不可缺少的配套环节。
相关标的：耐科装备、三佳科技、华海诚科、拓荆科技、北方华创、盛美上海等。
③晶圆制造：韬路线提供了缓解功耗约束的工程方案，有望降低落地难度，推动更多芯片上“韬”技术，利好具备相关工艺能力的晶圆厂。
相关标的：中芯国际、华虹宏力、燕东微等。
研报来源：东北证券，李玖，S0550522030001，韬芯片交出能效答卷，低功耗EDA迎来机遇。2026年9月5日